#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 05226638 A

(43) Date of publication of application: 03.09.93

(51) Int. CI ·

H01L 29/48
// H01L 21/331
H01L 29/73
H01L 21/338
H01L 29/812

(21) Application number: 04057163

(22) Date of filing: 07.02.92

(71) Applicant:

SHINDENGEN ELECTRIC MFG CO

LTD

(72) Inventor:

WAKATABE MASARU KURI SHINJI

SUGA TAKASHI

## (54) SEMICONDUCTOR DEVICE


#### (57) Abstract:

PURPOSE: To reduce inverse leak current and improve forward characteristics and switching characteristics by constituting the relationship between the minimum width of a semiconductor region of one conductivity type sandwiched by a pair of semiconductor regions of the opposite conductivity type and the width of a zero-potential depletion layer determined by specific resistances of the semiconductor regions of the two conductivity types.

CONSTITUTION: The width Wbi a zero-potential depletion layer is determined by specific resistances between a one-conductive a semiconductor region 1 of one conductivity type and an inverse-conductive type semiconductor regions 6 of the opposite conductivity type. The minimum width WN of the semiconductor region 1, which is sandwiched by a pair of semiconductor regions 6, is in a relationship 0<WN≤2Wbi. Then, an electrode 4 is provided over the surface of the semiconductor 1 and that of the semiconductor region 6 and the electrode 4 forms Schottky contact or ohmic contact with the surface of the semiconductor 1 and then ohmic contact with the semiconductor region 6, thus

obtaining low-loss, high breakdown voltage, and high-speed characteristics.

COPYRIGHT: (C)1993, JPO& Japio



# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号。

# 特開平5-226638

(43)公開日 平成5年(1993)9月3日

(51) Int.Cl. <sup>5</sup>		識別記号	庁内整理番号	FΙ			技術表示箇所
H01L	29/48	F	7738-4M				
# H01L	21/331						
	29/73						
			7377-4M	H01L	29/72		
			9171 - 4M		29/80	В	
				審査請求 未請求	え 請求項の数4(全	6 頁)	最終頁に続く
(21)出願番号		特顧平4-57163		(71)出願人 000002037			
					新電元工業株式会	社	
(22)出願日		平成4年(1992)2月7日			東京都千代田区大	手町2丁	32番1号
				(72)発明者	若田部 勝		
•			-		埼玉県飯能市南町	10番13号第	所電元工業株式
					会社工場内		
				(72)発明者	九里 伸治		
					埼玉県飯能市南町	0番13号和	所電元工業株式
					会社工場内		

(72)発明者

会社工場内


## (54) 【発明の名称】 半導体装置

(57)【要約】

(修正有)

【目的】 逆漏れ電流の極めて小さい、低損失、高耐 圧、かつ高速の半導体装置を得る。

【構成】 一対の逆導電型半導体領域 (例えばP+) ではさまれた一導電型半導体 (例えば、N) の最短距離をWN、一導電型半導体と逆導電型半導体領域の比抵抗で決まる零電位の空乏層幅をWbiとしたとき、0 < WN≤ 2 Wbiであるように構成したことを特徴とする。



埼玉県飯能市南町10番13号新電元工業株式

#### 【特許請求の範囲】

【請求項1】 一導電型半導体の表面に複数の逆導電型半導体領域を形成し、該逆導電型半導体領域ではさまれた一導電型半導体の表面に電極を設けた半導体装置において、一対の逆導電型半導体領域ではさまれた一導電型半導体の最短距離をWN、一導電型半導体と逆導電型半導体領域の比抵抗で決まる零電位の空乏層幅をWbiとしたとき、0<WN≦2Wbiであるように構成したことを特徴とする半導体装置。

【請求項2】 一導電型半導体の表面と逆導電型半導体 10 領域にまたがって電極を設け、その電極は一導電型半導 体の表面とはショットキ接触又はオーミック接触を形成 し、逆導電型半導体領域とはオーミック接触を形成して いることを特徴とする請求項1の半導体装置。

【請求項3】 一対の逆導電型半導体領域ではさまれた 一導電型半導体内に生じる電子ポテンシアルの高さが、 一導電型半導体の表面と電極のみの構成によって生じる 電子ポテンシアルの高さより大きくなるように構成した ことを特徴とする請求項1又は請求項2の半導体装置。

【請求項4】 一導電型半導体の表面形状を凹凸状と 20 し、その凹部の底面又は側面又はそれら両面に逆導電型 半導体領域を形成したことを特徴とする請求項1、請求 項2、又は請求項3の半導体装置。

#### 【発明の詳細な説明】

## [0001]

【産業上の利用分野】本発明は、半導体装置の構造に関するものである。

#### [0002]

【従来の技術】周知のように、半導体装置の特性、特に、順方向特性、逆方向特性、及びスイッチング特性の 改善のための開発が進められ、種々の構造が提案されて い(2)る。

【0003】図1に、周知のショットキパリア型半導体装置の断面構造図を示す。1は一導電型半導体(例えばN型)、1、は高濃度一導電型半導体(例えばN+型)、2はガードリング領域(例えばP+型)、3は絶縁膜、4は電極、5はオーミック電極である。このような構造では、ガードリング領域2の形成により耐圧を高めているが、電極4と一導電型半導体1の接触の中央部における逆漏れ電流を減少していない。又、図1の従来構造を改40善きするため、特公昭59-35183等が提案されている。

## [0004]

【発明が解決しようとする課題】半導体装置の利用上、 前記せる従来構造より、更に、逆漏れ電流が小さく、し かも順方向特性及びスイッチング特性がPN接合構造の それらより改善された半導体装置が要求されている。

#### [0005]

【課題を解決するための手段】一導電型半導体の表面に 複数の逆導電型半導体領域を形成し、該逆導電型半導体 50 領域ではさまれた一導電型半導体の表面に電極を設けた 半導体装置において、一対の逆導電型半導体領域ではさまれた一導電型半導体の最短距離をWN、一導電型半導体と逆導電型半導体領域の比抵抗で決まる零電位の空乏層幅をWbiとしたとき、0 < WN≤2 Wbiであるように構成することを基本的な特徴とするものであり、それにより前記の課題を解決する。

## [0006]

【実施例】図2及び図3は本発明の実施例を示す断面構造図であり、図1と同一符号は同一部分をあらわす、一導電型半導体1の表面形状を、図2では平面状に、又、図3では凹凸状とした実施例である。(3)

【0007】6は逆導電型半導体領域(例えば、P+型)であり、一導電型半導体1と逆導電型半導体領域6の比抵抗で決まる零電位の空乏層をWbiとしたとき、一対の逆導電型半導体領域6ではさまれた一導電型半導体1の最短距離WNが0<WN≤2Wbiの関係にあることが、本発明の主たる特徴である。

【0008】電極4として周知のパリア金属を用いた本発明構造のショットキバリア半導体装置を製作し、図4に逆方向特性図、図5に順方向特性図、及び図6にスイッチング特性図をそれぞれ示し、本発明構造の優れた特性を、従来構造の特性に対比した。いずれもa及びbの曲線が本発明構造による特性を示し、従来構造として、図1の構造のものと、図2の形状であっても一導電型半導体1の最短距離WNと零電位の空乏層幅Wbiの関係がWN>2Wbiの構造のものを比較のために示した。

【0009】図2及び図3の電極4は一導電型半導体1の表面と逆導電型半導体領域6の表面にまたがって設けられているが、実施の強様によっては必ずしもまたがって設ける必要はなく、少なくとも一対の一導電型半導体1の表面に存在すればよい。又、1又は6の表面の全部をおおわず、部分的に設けてもよい。

【0010】電極4の材料としてはショットキ接触をなすパリア金属でなくともよく、オーミック金属、その他の導電材料など電極を形成し得る材料のいずれであってもよい。

【0011】次いで、本発明構造の作用を具体的な実施例にもとづいて説明する。図7は電子ポテンシアルダイアグラムであり、a 及びb に本発明構造の曲線を示した。N型半導体1とショットキバリア金属4が0.5 e Vの接触電位、N型半導体1として5  $\Omega$  c m比抵抗、W Nとして0.5  $\mu$  m、P+半導体領域6 は不純物表面濃度1×1020 Atoms/c m3、Side Diffusion Ratio 0.1 (4)、P+半導体領域6 の拡散深さ2  $\mu$  m、P+半導体領域6 の最短距離WNの中央点0からN型半導体1の深さ方向への距離Xに至る電子ポテンシアルを示している。図7のごとく、WN>2 Wbiの従来構造ではみられない電子ポテンシアルのもち上がり現象が生じた。

4

【0012】即ち、N型半導体1と電極4によるショットキ接触電位φM、P+半導体領域6ではさまれるN型半導体1内の伝導帯ポテンシアルφX、図1のごとくN導電型半導体1と電極4のみの構成によって生じるN導電型半導体1内の伝導帯ポテンシアルをφNとしたとき、a曲線によるφM≥φX>φN、又はb曲線によるφM<φIの状態を形成できる。

【0013】前記の最短距離WNと零電位の空乏層幅Wbiの関係でみると、WN>2Wbiのときは、C曲線のようなポテンシアル分布となり、WNの中心線上のポテンシ10アルは、元のN型半導体の伝導帯及び価電帯の高さとなる。しかして、WN=2Wbiのときは、P+半導体領域から延びるポテンシアルの中心線OX上におけるxの位置での伝導帯ポテンシアルはゆNに一致する。又、WN<2Wbiのときは、中心線OX上のポテンシアルはゆより高い位置で、二つのP+半導体領域から延びるポテンシアルが交差する。従って、図7のa及びbに示すように、中心線OX上のN型半導体は不純物濃度を操作することなく、隣接するP+半導体領域の距離を接近させるだけで、高いポテンシアルを得られる。このことは、ポークテンシアルゆXをもつ擬似P領域を形成したことになる。

【0014】本発明構造は、擬似P領域の形成によって、P+半導体領域6ではさまれるN型半導体内の伝導帯ポテンシアルφIは、φM≥φIンφN、又はφM<φIの状態に変化し得る。(5)

【0015】 ΦN≥ ΦN → ΦNの場合、順方向特性は、図5のa曲線で示され、主として、ΦMの高さで決まる。逆方向特性については、ΦMで決まるのみでなく、ΦNが形成する電極4とN型半導体1の接合面における電界強30度Eは、図1の構造、及びWN>2Wbiの構造に較べて、前記せる擬似P領域の形成によるΦNの増加分だけ電界強度Eが小さくなる。従って、逆漏れ電流は、公知の逆漏れ電流の式から明らかなように減少し、電圧依存性も小さくなり、図4のa曲線のごとく優れた特性を示す。又、ΦN=ΦNの場合、接合を横切る電界強度Eは、ほぼ、零となるため、逆漏れ電流は、そのパリア金属で決まるショットキバリア・ダイオードとして最小の飽和電流値になる。

【0016】 ΦN < ΦN の場合、順方向及び逆方向特性は、ショットキ接触電位ΦN の高さで支配されなくなり、ΦN の高さで支配される特性となる。即ち、逆漏れ電流は、前記の最小の飽和電流値より、更に小となり、図4のり曲線のようになる。しかしながら、順方向特性は、ΦN に見合うだけのしきい値電圧が必要になり、ダイオードとしての順方向電圧降下VPはり曲線のように若干、大とならざるを得ない。ただし、点線で示すようにPIN接合のしきい値電圧より小となる。

【0017】次いで、図6のスイッチング特性図につい 半導体領域内へ流れ込む。即ち、従来構造と異なり、ホ て説明する。 trrは、順方向電流通電時から逆極性にス 50 ールも電子も、それぞれ同一方向の電極金属に流れる期

イッチしてキャリアが消滅するまでの、いわゆる逆回復時間である。例えば、N型高抵抗層として $5\Omega$ ・cm、厚さ $30\mu$ mのシリコンに、P+型高濃度層として表面濃度 $1\times10^{20}$  A toms/cm3の接合深さ $3\mu$ m、接合面積1cm2を形成したPIN接合では、175Ampの順方向電流通電時から逆方向電圧50Vでスイッチすると約400nsecのtrrを必要とする。

【0018】本発明構造の0<WN≦2Wbiで、Ti金属とN型半導体をショットキ接触し、(6) P+半導体領域とはオーミック接触させ、その他の構造条件を前記のPINと同等とした場合は、図6のようにtrrを50nsec以下にできた。

【0019】そのメカニズムを本発明構造ののM≥ Φ X → M と Φ M く Φ X の二つの実施態様に分けて説明する。 Φ M ≥ Φ X → Φ N の範囲では、図7のポテンシアル分布でわかるように Φ M の影響の大なる範囲であり、T i ショットキ性の少数キャリアの注入そのものが少ないこと、及びW N の比較的広いことから、図1のような単純なショットキ接合と同等の短い trr、即ち、数n s e c ~ 20 n s e c の高速を得る。

【0020】 φΜ<φΧの範囲では、図8の電子ポテンシ アルダイアグラムに示すように、外部電圧が印加されな くとも、P+半導体領域の深さ形成領域における伝導帯 EC及び価電子帯EVにかMよりもエネルギレベルの高 いコブ状ポテンシアルが形成される。又、価電子帯EV のコプ状ポテンシアルの上端はP+半導体領域の価電子 帯に可成り近づくため、順方向電流の通電期間中にホー ルがコブ状ポテンシアル形成部分に蓄積される。その結 果、WNの距離が2Wbiよりも十分せまく、完全に空乏化 すべき距離にありながら、コブ状ポテンシアル形成部分 に多量のホールを蓄積し、前記せる擬似P領域の形成を 容易とする。この疑似P領域はP+半導体領域ではさま れたN型半導体の表面に設けた電極の直下のN型半導体 内に形成される。しかも、電気的中性条件を満たすた め、コブ状ポテンシアル形成部分の伝導帯にもホールと 同等濃度の電子が存在しており、ショットキ接触に向か って強いポテンシアル勾配(内部電界)を有している。

【0021】本発明構造におけるスイッチング動作時の 逆回復時間は、擬似P領域によるコブ状ポテンシアル形 成部分の形成により、従来構造のごとく、単に、ホール は陰極側へ、又、電子は陽極側に移動することにより、 消滅する現象ではなく、特異な現象によって短縮するこ とを発見した。 (7)

【0022】即ち、P+半導体領域の深さ形成領域における伝導帯EC及び価電子帯EVに蓄積された各々のキャリアは逆極性に切り換わった直後の数nsec以内の短時間に強い内部電界に吸引され、電子は外部電界にさからってショットキ金属電極の方へ流れ、ホールはP+半導体領域内へ流れ込む。即ち、従来構造と異なり、ホールも質子も、それぞれ同一方向の質質会属に流れる期

5

金属内で電 【図4】

間が存在する。そして、ショットキ接触電極金属内で電子及びホールが再結合して消滅する。この動作は電極金属に取り付けた電流計で観測することは困難であり、P+半導体領域の電荷の振るまいにより観測し得る。

【0023】以上の現象は、本発明構造である逆導電型半導体領域(P+)ではさまれた一導電型半導体(N)の最短距離WNが0<WN≤2Wbiの範囲において生じる前記せる伝導帯と価電子帯のもち上がり現象によるものである。従って、0<WN≤2Wbiの範囲で設計配分することにより、逆回復時間 trrを通常のショットキ接触 10の領域からPIN接合の約1/8以下の範囲の高速に調整設計し得るものである。このように、逆回復時間の短縮に利用されていた重金属によるライフタイムキラーの拡散等の必要がない。

【0024】本発明構造の他の実施例として、図9に高耐圧トランジスタの断面構造図、図10にSITのゲート部の断面構造図を示し、同一符号は同一部分をあらわす。その他IGBTをはじめ各種の半導体装置に利用できる。

【0025】導電型の等価的変換をはじめ、本発明の構 20 造要件を満足するならば、いずれの変形、付加、変換等 の変更を行っても本発明の範囲に含まれるものである。

【発明の効果】 (8) 以上、説明したごとく、本発明の 半導体装置は特に、低損失、高耐圧、かつ高速の特性を 得ることができ、パワー用をはじめ各種の産業機器に利 用される整流素子、トランジスタ、スイッチ素子等の半 導体装置として広く適用でき、その効果きわめて大なる ものである。

#### 【図面の簡単な説明】

[0026]

- 【図1】従来の半導体装置の断面構造図である。
- 【図2】本発明の実施例を示した断面構造図である。
- 【図3】本発明の他の実施例を示した断面構造図である。

【図4】逆方向特性図である。

【図5】順方向特性図である。

【図6】スイッチング特性図である。

【図7】

【図8】 電子ポテンシアルダイアグラムである。

【図9】本発明を高耐圧トランジスタに実施した断面構造図である。

【図10】本発明をSITのゲート部に実施した断面構造図である。


#### 7. 【符号の説明】

- 1 一導電型半導体 (例えば、N型)
- 1′ 高濃度一導電型半導体 (例えば、N+型)
- 2 ガードリング領域 (例えばP+型)
- 3 絶縁膜
- (9) 4 電極
- 5 オーミック電極
- 6 逆導電型半導体領域(例えば、P+型)
- 7 凹部
- A 陽極
- C 陰極
- WN 6ではさまれた1の最短距離
- Wbi 1と6の比抵抗で決まる零電位の空乏層幅
- φM 1と4によるショットキ接触電位
- φN 1と4のみの構成により生じる1内の伝導


帯ポテンシアル


- φX 6 ではさまれた 1 内の伝導帯ポテンシアル
- VF 順方向電圧
- IF 順方向電流
- VR 逆方向電圧
- 30 IR 逆方向電流
  - a 本発明実施例 φN ≥ φN の特性曲線
  - b 本発明実施例φM<φXの特性曲線
  - Ec 伝導帯
  - EV 価電子帯

[図1]




【図2】






[図7]



[図8]



# フロントページの続き

(51) Int. Cl. 5

識別記号 庁内整理番号

FΙ

技術表示箇所

H 0 1 L 21/338 29/812

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.